Register Bufer Terkendali
Gambar Rangkaian
Cara Kerja :
Gambar di atas memperlihatkan sebuah register bufer terkendali dengan CLR aktif tinggi. Artinya jika CLR tinggi, semua flip-flop mengalami reset dan data yang tersimpan menjadi Q = 0000. Ketika CLR kembali ke keadaan rendah, register telah siap untuk beroperasi.
LOAD merupakan kendali yang menentukan operasi rangkaian.Apabila LOAD rendah,bit-bit X tidak dapat mencapai flip-flop. Pada waktu yang sama, sinyal komplemennya LOAD’ merupakan keadaan logika tinggi. Sinyal ini menyebabkan keluaran etiap flip-flop diumpanbalikkan kemasukannya. Setiap kali system flip-flop menerima masukan tepi naik dari sinyal detak,data akan mengalami sirkulasi dari keluaran kemasukan atau tetap dipertahankan dalam item flip-flop. Dengan kata lain,ii register tidak berubah selama sinyal LOAD dalam keadaan rendah.
Apabila LOAD tinggi,isi kelompok bit X disalurkan kemasukan-masukan data. Sesudah melalui waktu persiapan yang singkat,flip-flop akan siap untuk diisi. Selanjutnya dengan tibanya tepi positif sinyal detak,bit-bit X dimasukkan dan data yang tersimpan menjadi
Q3Q2Q1Q0 = X3X2X1X0
Ketika LOAD kembali kepada keadaan rendah,kata data tadi telah tersimpan dengan aman : ini berarti bit- bit X dapat berubah tanpa mengganggu kata yang telah tersimpan itu.
Register Geser Terkendali
Sebuah register geser terkendali (controlled shift register) mempunyai masukan-masukan kendali yang mengatur operasi rangkaian pada pulsa pendetak yang berikutnya.
Kendali SHL
Jika SHL rendah maka sinyal SHL tinggi. Keadaan ini membuat setiap keluaran flip-flop masuk kembali ke masukan datanya. Karena itu data tetap tersimpan pada setiap flip-flop pada waktu pulsa-pulsa detak tiba.
Jika SHL tinggi, Din akan masuk ke dalam flip-flop paling kanan, Q0 masuk ke dalam flip-flop kedua, Q1 masuk ke dalam flip-flop ketiga, dst. Dengan demikian rangkaian bertindak sebagai register geser kiri.
Gambar Rangkaian
